عينت شركة مصمّم شرائح تايوانية MediaTek، في 4 مايو، المساعد بدوام جزئي دوغلاس يو، المدير التنفيذي السابق لدى شركة Taiwan Semiconductor Manufacturing Co (TSMC)، وفقًا لرويترز. تدعم هذه الخطوة توسع MediaTek في سوق شرائح الذكاء الاصطناعي، وتعزيزها لتقنيات التغليف.
خبرة متقدمة في التغليف لدعم استراتيجية الذكاء الاصطناعي
شغل يو سابقًا منصبًا تنفيذيًا لدى TSMC، حيث ساعد في تطوير تقنيات تغليف متقدمة منها CoWoS (Chip on Wafer on Substrate)، التي تجمع عدة أجزاء من الشرائح في حزمة واحدة. ويُستخدم CoWoS على نطاق واسع في شرائح الذكاء الاصطناعي، بما في ذلك منتجات Nvidia.
وتتوافق تعيينات MediaTek ليو مع خطة الشركة لتحقيق عدة مليارات من الدولارات في الإيرادات من شرائح الذكاء الاصطناعي المخصّصة للتسريع AI عبر دوائر متكاملة خاصة بالتطبيق (ASIC) بحلول 2027. وتتناسب خلفية يو في التغليف المتقدم مع تحدٍ تصميمي محوري: تُظهر خارطة طريق CoWoS لدى TSMC أن منتجات CoWoS المستقبلية من نوع system-in-package قد تتجاوز 14 حجمًا من الريتكل بحلول 2029، ما يرفع متطلبات إدارة الحرارة والتبريد للحزم الأكبر.
تزايد دور التغليف المتقدم في أداء شرائح الذكاء الاصطناعي
في جميع أنحاء صناعة الشرائح، بات التغليف المتقدم يلعب دورًا أكبر في الأداء والكفاءة مع تباطؤ المكاسب الناتجة عن تقليص كثافة الترانزستورات. ووفقًا لخارطة طريق CoWoS لدى TSMC، بحلول 2029 يمكن للحزم الأكبر أن تدعم عددًا أكبر بكثير من ترانزستورات الحوسبة وعرض نطاق الذاكرة مقارنة بتصاميم مرجعية لعام 2024—مع توقع بلوغ 48 مرة من ترانزستورات الحوسبة و34 مرة من عرض النطاق ضمن افتراضات TSMC في خارطة الطريق.
ويُعيد هذا التحول تشكيل المنافسة في أشباه الموصلات. إذ بات يتعين على شركات الشرائح إدارة فيزياء أنظمة كبيرة متعددة الشرائح (multi-die)، بما يشمل إدارة الحرارة، وتوزيع الطاقة، وسلامة الإشارات—أي موثوقية الإشارات الكهربائية أثناء انتقالها عبر النظام.