AnalogBits dévoile une nouvelle génération de blocs IP de gestion de l’alimentation pour le processus N2P de TSMC lors du symposium 2026

Message de Gate News, 16 avril — AnalogBits, une filiale du studio de design sud-coréen SeemiFive, présentera des solutions de propriété intellectuelle (IP) de gestion de la puissance de nouvelle génération (solutions ) basées sur le procédé avancé N2P (2 nm) de TSMC, lors du TSMC 2026 Technology Symposium le 22 avril à Santa Clara, en Californie. L’annonce a été faite le 15 avril.

Les solutions nouvellement dévoilées comprennent un régulateur intégré On-die LDO (régulateur à faible chute de tension) avec détection des glitches et mesure de la baisse de tension, des capteurs PVT sans broches et un PLL (boucle à verrouillage de phase) basse consommation offrant une surveillance en temps réel de l’alimentation. Le capteur PVT sans broches, présenté pour la première fois, atteint une précision élevée de ±3,5°C, tandis que le PLL basse consommation assure une consommation électrique ultra-faible de 0,5 microwatt par MHz.

Les nouvelles adresses IP d’AnalogBits répondent à des défis techniques auxquels font face les systèmes d’IA et de calcul haute performance (HPC) de plusieurs kilowatts, qui peinent avec la densité de puissance, la gestion thermique et les variations de performance. Les solutions permettent d’optimiser la puissance-performance-surface (PPA) et une gestion intelligente de l’alimentation directement sur puce pour des SoC avancés. La société, qui a livré des milliards de cœurs d’IP sur des procédés allant de 0,35 micromètre à 2 nanomètres, prévoit de participer aux symposiums technologiques TSMC suivants à Taïwan, en Europe, en Chine et au Japon afin d’étendre l’engagement auprès des clients dans le monde entier.