MediaTek embauche un ancien cadre de TSMC pour étendre ses puces d’IA

Le concepteur taïwanais de puces MediaTek a nommé le 4 mai, en tant que conseiller à temps partiel, Douglas Yu, ancien cadre de Taiwan Semiconductor Manufacturing Co (TSMC), selon Reuters. Cette décision soutient l’expansion de MediaTek sur le marché des puces d’IA et ses progrès en matière de technologie d’encapsulation.

Expertise en advanced packaging pour la stratégie IA

Yu a précédemment occupé un poste de direction chez TSMC, où il a contribué au développement de technologies d’encapsulation avancée, dont CoWoS (Chip on Wafer on Substrate), qui combine plusieurs éléments de puces en un seul boîtier. CoWoS est largement utilisée dans les puces d’IA, y compris dans des produits Nvidia.

La nomination de Yu par MediaTek s’inscrit dans le plan de l’entreprise visant à générer plusieurs milliards de dollars de revenus grâce aux puces d’accélération IA sous forme de circuits intégrés spécifiques à des applications (ASIC) d’ici 2027. Le parcours de Yu dans l’encapsulation avancée répond à un défi de conception clé : la feuille de route de CoWoS de TSMC indique que, d’ici 2029, les futurs produits CoWoS system-in-package pourraient dépasser 14 tailles de photolithographie (reticle), ce qui accroît les besoins en gestion thermique et en refroidissement pour des boîtiers plus grands.

Le rôle croissant de l’encapsulation avancée dans les performances des puces IA

Dans l’ensemble de l’industrie des puces, l’encapsulation avancée joue désormais un rôle plus important dans les performances et l’efficacité, alors que les gains liés à la réduction de la densité des transistors ralentissent. D’après la feuille de route CoWoS de TSMC, d’ici 2029, des boîtiers plus grands pourraient prendre en charge nettement plus de transistors de calcul et de bande passante mémoire que les conceptions de référence de 2024, avec une projection de 48 fois plus de transistors de calcul et 34 fois plus de bande passante selon les hypothèses de la feuille de route de TSMC.

Ce changement redessine la concurrence dans les semi-conducteurs. Les entreprises de puces doivent désormais gérer la physique des systèmes multi-dies de grande taille, y compris la gestion thermique, l’alimentation électrique et l’intégrité du signal, c’est-à-dire la fiabilité des signaux électriques circulant à travers le système.