ロイターによると、台湾のチップ設計企業メディアテックは5月4日、台湾積体電路製造（TSMC）の元幹部ダグラス・ユーを非常勤アドバイザーに任命した。今回の動きは、メディアテックのAIチップ市場への拡大と、パッケージング技術の進展を後押しするものだ。
AI戦略のための先端パッケージングの専門知識
ユーは以前TSMCで幹部職を担っており、CoWoS（Chip on Wafer on Substrate）を含む先端パッケージング技術の開発に携わった。これは複数のチップ部品を1つのパッケージにまとめる技術だ。CoWoSは、エヌビディア製品など、AIチップで広く使われている。
メディアテックによるユーの任命は、同社が2027年までにAIアクセラレータ向けのアプリケーション固有集積回路（ASIC）チップから数十億ドル規模の売上を生み出す計画と一致している。先端パッケージングの分野でのユーの経歴は、重要な設計課題に対応する。TSMCのCoWoSロードマップでは、将来のCoWoSシステムインパッケージ製品は2029年までに14レチクルサイズを超える可能性が示されており、これはより大きなパッケージに対する熱・冷却の要求を高める。
AIチップ性能における先端パッケージングの役割が拡大
半導体業界全体で、トランジスタ密度のスケーリングによる伸びが鈍化する中、先端パッケージングは性能と効率においてより大きな役割を担うようになっている。TSMCのCoWoSロードマップによれば、2029年には、大型パッケージは2024年の参照設計と比べて、より大幅に多いコンピュート用トランジスタとメモリ帯域を支えられる可能性がある。同ロードマップの前提では、コンピュート用トランジスタが48倍、帯域が34倍に増える見通しだ。
この変化は半導体の競争環境を作り替えている。チップ企業は今や、熱マネジメント、電力供給、信号インテグリティといった、大型のマルチダイ・システムに関わる物理を管理しなければならない。つまり、システム内を伝わる電気信号の信頼性だ。
