Atraso do COUPE SiN PDK da TSMC; a NVIDIA temporariamente muda para a Tower Semiconductor

A Nvidia já decidiu, por enquanto, abandonar a solução de encapsulamento óptico do COUPE (Compact Universal Photonic Engine) da TSMC e mudar para a plataforma de silício-fotônica da Tower Semiconductor; de acordo com a análise de engenharia da Irrational Analysis, o principal motivo para a Nvidia acionar o Plan B foi o atraso no desenvolvimento do PDK de nitreto de titânio da TSMC, além de o desenvolvimento do acoplador de grade óptica 2D não ter atingido o esperado.

Saída do Plan A: COUPE da TSMC esbarra em atraso do SiN PDK e em erro no acoplador de grades 2D

De acordo com a análise de engenharia da Irrational Analysis, os dois principais gargalos técnicos enfrentados pela plataforma COUPE da TSMC são os seguintes:

Atraso no desenvolvimento do SiN PDK (nitreto de silício): o pacote de design de processo para silício-fotônica (PDK) da TSMC atrasou a entrega, afetando diretamente o cronograma de projeto dos clientes downstream; o atraso do SiN PDK não afeta apenas a Nvidia, já que diversas empresas de design de chips de IA também estão avaliando o processo de silício-fotônica da TSMC, e o cronograma dos projetos downstream é postergado junto.

Erro no acoplador de grades ópticas 2D: o desenvolvimento de acopladores de grade 2D de alta densidade não atingiu as especificações, afetando diretamente a eficiência de acoplamento dos sinais ópticos e causando atraso no andamento do plano COUPE.

A plataforma COUPE da TSMC é seu motor de fotônica universal, com o objetivo de padronizar e tornar componentes ópticos tão eletrônicos — permitindo que sejam intercambiáveis como transistores; a tecnologia CPO encapsula lasers diretamente ao lado do chip de comutação, encurtando bastante as distâncias de transmissão dos sinais ópticos, reduzindo consumo de energia e perdas de sinal.

Entrada do Plan B: especificações técnicas e custo de desempenho da arquitetura NPO da Tower Semiconductor

De acordo com a análise da Irrational Analysis, as especificações técnicas da arquitetura NPO da Tower Semiconductor para a qual a Nvidia migrou são as seguintes: modulação PAM4 de 200G/400G (substituindo o NRZ original de 50-64G); DWDM de 16 comprimentos de onda (o dobro dos 8 comprimentos do Plan A, para compensar o problema de menor eficiência de largura de banda do NPO); equalizador (EQ) e driver (devido a canais elétricos do NPO mais longos e mais reflexos, sendo a capacitância dos bumps um fator-chave).

Entretanto, a solução da Tower também tem dois custos: densidade de canal mais baixa (será necessário mais comprimentos de onda para alcançar a mesma largura de banda) e eficiência energética pior (a potência e a exigência de ruído dos lasers da grade óptica aumentam de forma exponencial, elevando a exigência de SNR e aumentando o peso sobre o laser).

Perguntas frequentes

Por que a Nvidia desistiu da solução COUPE da TSMC e migrou para a Tower Semiconductor?

De acordo com a análise de engenharia da Irrational Analysis, o motivo principal são dois gargalos técnicos: o atraso no desenvolvimento do SiN PDK da TSMC e o fato de o desenvolvimento do acoplador de grades ópticas 2D não ter atingido as especificações. Esses dois problemas afetam diretamente o cronograma da próxima arquitetura de rede da Nvidia, levando a empresa a iniciar uma solução de substituição (Plan B) e migrar para a arquitetura NPO da Tower Semiconductor.

Qual é o histórico da tecnologia de silício-fotônica da Tower Semiconductor?

Segundo reportagens, a Tower Semiconductor é a fabricante de semicondutores do grupo Infineon; sua tecnologia de silício-fotônica vem de anos de pesquisa e desenvolvimento de circuitos integrados optoeletrônicos na Alemanha, especialmente com experiência madura de produção em volume nos domínios Datacom e Telecom. A migração da Nvidia para a Tower indica que a trilha de silício-fotônica não é monopolizada pela TSMC.

Que impactos mais amplos o atraso do SiN PDK do COUPE da TSMC traz para a indústria?

Segundo reportagens, a plataforma COUPE da TSMC não é usada apenas pela Nvidia; várias empresas de design de chips de IA também estão avaliando o processo de silício-fotônica da TSMC. O atraso do SiN PDK significa que o cronograma de projetos downstream é postergado junto, com efeitos que ultrapassam a Nvidia. O andamento específico do desenvolvimento depende de anúncios oficiais da TSMC.