A AMD apresenta o acelerador de IA MI455X, com a velocidade da memória HBM4 aumentada 2,9 vezes face à geração anterior

A AMD, no seu evento anual “AMD Advancing AI 2026” realizado a 22 de julho no Moscone Center, em São Francisco, Califórnia, anunciou o novo acelerador de IA Instinct MI455X. Em comparação com a geração anterior, MI355X (com 8 camadas de empilhamento de HBM3E, com capacidade de 288GB), a capacidade aumenta 1,5 vezes e a velocidade sobe 2,9 vezes.

Especificações de HBM4 do AMD MI455X

As especificações de HBM4 do MI455X resultam de melhorias-chave, como as seguintes:

· Comparação de geração (MI455X HBM4 vs MI355X HBM3E)

· Número de camadas empilhadas: 12 vs 8 (+4 camadas)

· Capacidade por chip: 432GB vs 288GB (+1,5 vezes)

· Largura de banda: 23,3 TB/s vs cerca de 8 TB/s (+2,9 vezes)

· Largura do canal: 2048 bits vs 1024 bits (duplicada)

· Desempenho global de computação: cerca de 4 vezes superior à geração anterior

Dieckmann explicou que o aumento de velocidade não se deve apenas a elevar a frequência de relógio, mas sim ao aumento simultâneo do número de camadas empilhadas (8 camadas → 12 camadas) e ao dobro da largura do canal de ligação (1024 bits → 2048 bits).

Integração do sistema do MI455X: ligação direta à CPU a 256GB/s

A CPU que acompanha o MI455X é o processador de servidor AMD de sexta geração (EPYC Gen6). Com ligação direta ao GPU através de canais dedicados, a velocidade de transmissão de dados atinge 256GB por segundo, permitindo que a CPU aceda ao armazenamento de memória do GPU sem latência e eliminando gargalos na troca de dados. Na camada de sistema do Helios, um único rack consegue integrar até 72 unidades de MI455X; com a memória HBM4, a capacidade total pode chegar a 31TB e a largura de banda da memória a 1,7 PB/s, concretizando uma melhoria de desempenho da memória ao nível do chip que se traduz numa expansão ao nível do rack.

Samsung Electronics como principal fornecedora de HBM4

Um alto responsável da AMD, que concedeu uma entrevista no local, revelou que a Samsung Electronics fornecerá a maior parte da memória HBM4 para o MI455X. O produto HBM4 que a Samsung está a preparar utiliza um design de 12 camadas empilhadas, com capacidade na gama dos 36GB, recorrendo a um processo de 10 nanómetros (1c), com taxa de transmissão por die de 13Gbps, e uma largura de banda por pilha de 3,3TB/s, alegadamente muito mais rápida do que a geração anterior HBM3E.

A AMD e a Samsung Electronics já assinaram um MOU em março de 2026, no local de escritórios da Samsung em Pyeongtaek, para alargar a colaboração na área do HBM4. Um alto responsável da AMD afirmou ainda que a parceria será reforçada na próxima fase do HBM4E, com o objetivo de atingir 16 camadas empilhadas, cerca de 60GB de capacidade e larguras de banda na ordem de dezenas de TB/s.

Perguntas frequentes

Quais são as especificações de memória HBM4 do AMD MI455X e como se comparam com o MI355X da geração anterior?

O MI455X integra HBM4 com 12 camadas empilhadas, com capacidade por die de 432GB e largura de banda de 23,3 TB/s. Em comparação com o MI355X anterior, que integra HBM3E com 8 camadas empilhadas (capacidade de 288GB), a capacidade aumenta 1,5 vezes e a velocidade sobe 2,9 vezes; o desempenho de computação melhora globalmente cerca de 4 vezes em relação à geração anterior.

Qual é o papel da Samsung Electronics no fornecimento de HBM4 ao AMD MI455X?

De acordo com declarações de um alto responsável da AMD numa entrevista no local, a Samsung Electronics fornecerá a maior parte da memória HBM4 para o MI455X. O produto HBM4 da Samsung utiliza 12 camadas empilhadas, capacidade de 36GB, com processo de 10 nanómetros (1c) e largura de banda por pilha de 3,3TB/s; a AMD e a Samsung Electronics também já assinaram um MOU em março de 2026 para alargar a colaboração e desenvolver em conjunto a próxima geração de HBM4E.

Quando é que o MOU entre a AMD e a Samsung Electronics foi assinado e qual é o âmbito da colaboração?

A AMD e a Samsung Electronics assinaram um Memorando de Entendimento (MOU) em março de 2026, no local de escritórios da Samsung em Pyeongtaek, com o objetivo de alargar a colaboração na próxima geração de memória (incluindo HBM4). As duas partes também colaboram no desenvolvimento conjunto do HBM4E (sétima geração de HBM), com a meta de atingir 16 camadas empilhadas, cerca de 60GB de capacidade e larguras de banda na ordem de dezenas de TB/s.