A IBM revelou uma arquitetura de chip sub-1 nanómetro chamada nanostack, com quase 100 mil milhões de transístores no nó de 0,7 nm, apresentada na VLSI 2026. O design tridimensional oferece até 70% maior eficiência energética e quase o dobro da densidade de transístores do chip de 2 nm da IBM de 2021, visando cargas de trabalho de aceleradores de inteligência artificial com uma melhoria de 40% na escalabilidade SRAM. A IBM Research projeta que a arquitetura nanostack suporta pelo menos uma década de escalabilidade contínua de semicondutores, respondendo à crescente pressão da indústria à medida que a redução bidimensional tradicional encontra constrangimentos físicos, incluindo tunelamento quântico e dissipação de calor.
IBM Introduz Arquitetura de Transístores Nanostack Tridimensional
O anúncio centra-se no nanostack, uma arquitetura de transístores tridimensional desenvolvida nas instalações de investigação em semicondutores da IBM em Albany, Nova Iorque. O design empilha e intercala transístores verticalmente em duas camadas unidas, utilizando um material dielétrico ultrafino para as separar. Esta abordagem difere fundamentalmente da tecnologia de nanofolhas que a IBM pioneirou e que a indústria em geral adotou — as nanofolhas comprimiam as características em duas dimensões, enquanto o nanostack acrescenta densidade numa terceira.
"Não estamos apenas a fabricar transístores mais pequenos, estamos a reinventar a forma como os chips são construídos para fornecer dramaticamente mais potência e eficiência energética," disse Jay Gambetta, Diretor da IBM Research e IBM Fellow.
Chip Nanostack Oferece Densidade Quase 2x e Ganho de 70% em Eficiência Energética
Os resultados técnicos publicados pela IBM, apresentados na VLSI 2026, reportam o seguinte em comparação com o chip de 2 nm da IBM de 2021:
- Densidade de transístores quase 2x
- Até 50% mais desempenho
- Até 70% maior eficiência energética
- Melhoria de 40% na escalabilidade SRAM
O ganho de SRAM é importante especificamente para cargas de trabalho de IA. A largura de banda de memória no chip é um fator limitante para aceleradores de IA, e uma melhor escalabilidade SRAM permite que os designers de chips coloquem mais memória mais perto do processador sem acrescentar área ou consumo de energia.
IBM Esclarece que Designação do Nó de 0,7 nm Reflete Geração de Densidade
Os números dos nós de processo modernos já não correspondem a dimensões físicas literais. As camadas do canal do transístor no design nanostack da IBM medem aproximadamente 5 nanómetros de espessura, ou cerca de 15 átomos de silício. A designação de 0,7 nm reflete a geração de densidade e desempenho, não uma medição direta de cada característica no chip. A IBM reconheceu isso diretamente, afirmando que o método nanostack oferece os ganhos efetivos esperados da escalabilidade sub-1 nm ao ir na vertical, em vez de encolher cada dimensão para perto dos limites atómicos.
IBM Projeta que Nanostack Suporta Uma Década de Escalabilidade Contínua
A indústria de semicondutores tem enfrentado uma pressão crescente à medida que a redução bidimensional tradicional encontra constrangimentos físicos, incluindo tunelamento quântico, dissipação de calor e custo de fabrico. O ritmo dos ganhos provenientes de melhorias puramente litográficas abrandou. A abordagem da IBM responde a isto acrescentando densidade através de integração sequencial 3D. A empresa projeta que a arquitetura nanostack pode suportar pelo menos uma década de escalabilidade contínua a partir deste ponto.
Dan Hutcheson, da Techinsights, disse que o desenvolvimento coloca "mais 10, 15 anos no roteiro". Grandes concorrentes como Intel, Samsung e TSMC estão a prosseguir estratégias relacionadas de transístores tridimensionais, incluindo designs FET complementares. O anúncio da IBM representa uma demonstração funcional de um caminho verificado no limiar sub-1 nm.
IBM Realiza Investigação nas Instalações de Albany com Parceiros da Indústria
A IBM realiza este trabalho juntamente com parceiros como a Lam Research, a Tokyo Electron e a SCREEN Semiconductor Solutions. As instalações de Albany albergarão também uma ferramenta de litografia ultravioleta extrema de alta abertura numérica da ASML, um sistema necessário para a próxima fase de escalabilidade lógica. A IBM anunciou separadamente planos para formar a Anderon, uma fundição quântica independente destinada a fabricar wafers quânticos à escala comercial.
IBM Vê Caminho para a Produção em Cinco Anos
O chip nanostack continua a ser um protótipo de investigação, embora a IBM tenha confirmado que demonstrou o funcionamento funcional de um inversor CMOS com o desempenho de comutação esperado. A IBM vê um caminho para a adoção na produção já em cinco anos. O anúncio não sinaliza um lançamento iminente de produto — sinaliza que a próxima geração de hardware da indústria tem uma base estrutural viável.
FAQ
O que revelou a IBM na VLSI 2026?
A IBM revelou uma arquitetura de chip sub-1 nanómetro chamada nanostack na VLSI 2026, com quase 100 mil milhões de transístores no nó de 0,7 nm, com um design tridimensional que empilha transístores verticalmente em duas camadas unidas.
Como se compara o chip nanostack da IBM com o seu chip de 2 nm de 2021?
O chip nanostack da IBM oferece densidade de transístores quase 2x, até 50% mais desempenho, até 70% maior eficiência energética e uma melhoria de 40% na escalabilidade SRAM em comparação com o chip de 2 nm da IBM de 2021.
Quando projeta a IBM que o chip nanostack atinja a produção?
A IBM vê um caminho para a adoção na produção já em cinco anos, com a arquitetura nanostack projetada para suportar pelo menos uma década de escalabilidade contínua de semicondutores.
