JEDEC анонсирует стандарт SPHBM4 для упрощения продвинутой упаковки чипов ИИ, что стимулирует индустрию подложек

По сообщению BlockBeats, 3 июля компания SemiAnalysis, занимающаяся исследованиями в области полупроводников, сообщила, что JEDEC объявила о стандарте SPHBM4 (JESD330-4), который использует тот же стек DRAM HBM4, но с другими чипами-буферами. Стандарт направлен на обеспечение сборки HBM в стандартных корпусах при одновременном снижении зависимости от дорогостоящей и ограниченной по поставкам передовой упаковки.

В отличие от традиционного HBM, требующего близкого расположения к GPU, SPHBM4 использует высокоскоростные последовательные каналы, позволяя размещать память на расстоянии до 20 миллиметров. Это расширяет площадь упаковки и увеличивает количество материала подложки на чип. Передача сигнала со скоростью 32 Гбит/с через органические подложки требует более высокой электрической сложности, что стимулирует внедрение высокоплотных подложек ABF с 20–28 слоями и будущих стеклянных подложек.