IBM đã công bố vào ngày 25 tháng 6 chip nanostack tại nút 0,7 nanometer, với gần 100 tỷ bóng bán dẫn trong kiến trúc dọc ba chiều. So với chip 2 nm của IBM từ năm 2021, thiết kế mới mang lại mật độ bóng bán dẫn gần gấp đôi, hiệu suất cao hơn tới 50% và cải thiện hiệu quả năng lượng tới 70%, cùng với tỷ lệ mở rộng SRAM tốt hơn 40%. Cách tiếp cận bóng bán dẫn xếp chồng 3D, được phát triển tại cơ sở nghiên cứu Albany, New York của IBM và trình bày tại VLSI 2026, giải quyết các hạn chế về băng thông bộ nhớ trên chip cho bộ tăng tốc AI.
IBM nhận thấy lộ trình áp dụng sản xuất trong vòng 5 năm, vào khoảng năm 2031. Công ty dự báo kiến trúc nanostack có thể hỗ trợ ít nhất một thập kỷ mở rộng bán dẫn liên tục, kéo dài Định luật Moore khi việc thu nhỏ hai chiều truyền thống đối mặt với các ràng buộc vật lý. Chip vẫn là nguyên mẫu nghiên cứu với hoạt động CMOS chức năng đã được chứng minh.