Google remplace le packaging CoWoS de TSMC par le packaging EMIB-T d'Intel pour son TPU de nouvelle génération, prenant en charge une taille de die 8 à 10 fois plus grande d'ici 2026.

Selon SemiAnalysis, la prochaine unité de traitement tensoriel (TPU) de Google, nom de code Humufish, abandonne la technologie d'encapsulation avancée CoWoS de Taiwan Semiconductor Manufacturing Company (TSMC) au profit de l'approche d'encapsulation 2.5D EMIB-T d'Intel. Intel affirme que son EMIB-T peut prendre en charge des tailles de puce jusqu'à 8 à 10 fois supérieures à celles du CoWoS-S de TSMC, dont l'évolutivité maximale est d'environ 3,3 fois la taille du réticule de masque. Ce changement marque l'entrée d'Intel dans les chaînes d'approvisionnement des clients cloud hyperscale et répond aux contraintes persistantes de capacité CoWoS de TSMC qui ont limité la production d'accélérateurs d'IA. L'EMIB-T utilise des ponts en silicium miniatures au lieu de grands interposeurs en silicium, visant à améliorer le rapport coût-efficacité et la flexibilité de conception, Intel affirmant des rendements compétitifs et une densité de calcul d'ici 2026.
Avertissement : Les informations figurant sur cette page peuvent provenir de sources tierces et sont fournies à titre indicatif uniquement. Elles ne reflètent pas les points de vue ou opinions de Gate et ne constituent pas un conseil financier, d’investissement ou juridique. Le trading des actifs virtuels comporte des risques élevés. Veuillez ne pas vous fonder uniquement sur les informations de cette page pour prendre vos décisions. Pour en savoir plus, consultez l’avertissement.
Commentaire
0/400
Aucun commentaire