JEDEC annonce la norme SPHBM4 pour faciliter l'emballage avancé des puces IA, ce qui stimule l'industrie des substrats.

Selon BlockBeats, le 3 juillet, la société de recherche en semi-conducteurs SemiAnalysis a rapporté que la JEDEC a annoncé la norme SPHBM4 (JESD330-4), qui utilise le même empilement DRAM HBM4 mais avec des puces tampons différentes. La norme vise à permettre l'assemblage HBM dans un conditionnement standard tout en réduisant la dépendance à un conditionnement avancé coûteux et dont l'approvisionnement est limité.

Contrairement au HBM traditionnel nécessitant une proximité avec les GPU, le SPHBM4 utilise des canaux série à haute vitesse, permettant de placer la mémoire jusqu'à 20 millimètres de distance. Cela élargit la zone de conditionnement et augmente le matériau de substrat par puce. La transmission de signaux à 32 Gbps via des substrats organiques nécessite une complexité électrique plus élevée, ce qui favorise l'adoption de substrats ABF haute densité de 20 à 28 couches et de futurs substrats en verre.