IBM memperkenalkan arsitektur chip sub-1 nanometer bernama nanostack, yang memuat hampir 100 miliar transistor pada node 0,7 nm, dipresentasikan di VLSI 2026. Desain tiga dimensi ini memberikan efisiensi energi hingga 70% lebih tinggi dan kepadatan transistor hampir dua kali lipat dibandingkan chip 2 nm IBM tahun 2021, yang menargetkan beban kerja akselerator kecerdasan buatan dengan peningkatan SRAM scaling sebesar 40%. Penelitian IBM memproyeksikan bahwa arsitektur nanostack mendukung setidaknya satu dekade kelanjutan penskalaan semikonduktor, menjawab tekanan industri yang meningkat karena penyusutan dua dimensi tradisional mencapai batas fisik termasuk terowongan kuantum dan disipasi panas.
IBM Memperkenalkan Arsitektur Transistor Nanostack Tiga Dimensi
Pengumuman ini berfokus pada nanostack, sebuah arsitektur transistor tiga dimensi yang dikembangkan di fasilitas penelitian semikonduktor IBM di Albany, New York. Desain ini menumpuk dan menyusun transistor secara vertikal dalam dua lapisan yang terikat, menggunakan bahan dielektrik ultra-tipis untuk memisahkannya. Pendekatan ini secara fundamental berbeda dari teknologi nanosheet yang dipelopori IBM dan diadopsi secara luas oleh industri—nanosheet memadatkan fitur dalam dua dimensi, sementara nanostack menambah kepadatan pada dimensi ketiga.
"Kami tidak hanya membuat transistor yang lebih kecil, kami menemukan kembali cara chip dibangun untuk memberikan daya dan efisiensi energi yang jauh lebih besar," kata Jay Gambetta, Direktur IBM Research dan IBM Fellow.
Chip Nanostack Memberikan Kepadatan Hampir 2x dan Peningkatan Efisiensi Energi 70%
Hasil teknis yang dipublikasikan IBM, dipresentasikan di VLSI 2026, melaporkan hal berikut dibandingkan dengan chip 2 nm IBM tahun 2021:
- Kepadatan transistor hampir 2x
- Kinerja hingga 50% lebih tinggi
- Efisiensi energi hingga 70% lebih besar
- Peningkatan SRAM scaling sebesar 40%
Keuntungan SRAM ini sangat penting untuk beban kerja AI. Bandwidth memori on-chip merupakan faktor pembatas bagi akselerator AI, dan SRAM scaling yang lebih baik memungkinkan perancang chip untuk menempatkan lebih banyak memori lebih dekat ke prosesor tanpa menambah luas area atau konsumsi daya.
IBM Mengklarifikasi Penamaan Node 0,7 nm Mencerminkan Generasi Kepadatan
Angka node proses modern tidak lagi sesuai dengan dimensi fisik literal. Lapisan saluran transistor dalam desain nanostack IBM berukuran sekitar 5 nanometer tebalnya, atau sekitar 15 atom silikon. Penamaan 0,7 nm mencerminkan generasi kepadatan dan kinerja, bukan pengukuran langsung setiap fitur pada chip. IBM mengakui hal ini secara langsung, menyatakan bahwa metode nanostack memberikan keuntungan efektif yang diharapkan dari penskalaan sub-1 nm dengan cara vertikal daripada menyusutkan setiap dimensi hingga mendekati batas atom.
IBM Memprediksi Nanostack Mendukung Satu Dekade Penskalaan Berkelanjutan
Industri semikonduktor telah menghadapi tekanan yang meningkat karena penyusutan dua dimensi tradisional mencapai batas fisik, termasuk terowongan kuantum, disipasi panas, dan biaya manufaktur. Laju kemajuan dari peningkatan litografi murni telah melambat. Pendekatan IBM mengatasi hal ini dengan menambah kepadatan melalui integrasi sekuensial 3D. Perusahaan memproyeksikan bahwa arsitektur nanostack dapat mendukung setidaknya satu dekade penskalaan berkelanjutan dari titik ini.
Dan Hutcheson dari Techinsights mengatakan bahwa pengembangan ini menempatkan "10 hingga 15 tahun lagi dalam peta jalan." Pesaing utama seperti Intel, Samsung, dan TSMC sedang mengejar strategi transistor tiga dimensi terkait, termasuk desain FET komplementer. Pengumuman IBM merupakan demonstrasi kerja dari jalur yang telah terverifikasi pada ambang batas sub-1 nm.
IBM Melakukan Penelitian di Fasilitas Albany dengan Mitra Industri
IBM melakukan pekerjaan ini bersama mitra termasuk Lam Research, Tokyo Electron, dan SCREEN Semiconductor Solutions. Fasilitas Albany juga akan menampung alat litografi High Numerical Aperture Extreme Ultraviolet dari ASML, sebuah sistem yang diperlukan untuk fase penskalaan logika berikutnya. IBM secara terpisah mengumumkan rencana untuk membentuk Anderon, sebuah foundry kuantum mandiri yang dimaksudkan untuk memproduksi wafer kuantum pada skala komersial.
IBM Melihat Jalur Menuju Produksi dalam Lima Tahun
Chip nanostack masih berupa prototipe penelitian, meskipun IBM mengonfirmasi telah mendemonstrasikan operasi CMOS inverter yang fungsional dengan kinerja switching yang diharapkan. IBM melihat jalur menuju adopsi produksi dalam waktu paling cepat lima tahun. Pengumuman ini tidak menandakan peluncuran produk yang akan segera terjadi—ini menandakan bahwa generasi berikutnya dari perangkat keras industri memiliki fondasi struktural yang layak.
Tanya Jawab
Apa yang diungkap IBM di VLSI 2026?
IBM mengungkap arsitektur chip sub-1 nanometer yang disebut nanostack di VLSI 2026, memuat hampir 100 miliar transistor pada node 0,7 nm dengan desain tiga dimensi yang menumpuk transistor secara vertikal dalam dua lapisan yang terikat.
Bagaimana perbandingan chip nanostack IBM dengan chip 2 nm tahun 2021?
Chip nanostack IBM memberikan kepadatan transistor hampir 2x, kinerja hingga 50% lebih tinggi, efisiensi energi hingga 70% lebih besar, dan peningkatan SRAM scaling sebesar 40% dibandingkan dengan chip 2 nm IBM tahun 2021.
Kapan IBM memproyeksikan chip nanostack akan mencapai produksi?
IBM melihat jalur menuju adopsi produksi dalam waktu paling cepat lima tahun, dengan arsitektur nanostack diproyeksikan mendukung setidaknya satu dekade penskalaan semikonduktor berkelanjutan.
