JEDECがSPHBM4規格を発表、AIチップの高度なパッケージングを容易にし、基板産業を促進

BlockBeatsによると、7月3日、半導体リサーチ会社SemiAnalysisは、JEDECがSPHBM4規格(JESD330-4)を発表したと報じた。この規格は、同一のHBM4 DRAMスタックを使用するが、異なるバッファチップを採用している。この規格は、HBMを標準パッケージングで組み立て可能にし、コスト高で供給が制約された高度なパッケージングへの依存を減らすことを目的としている。

従来のHBMがGPUに近接する必要があったのとは異なり、SPHBM4は高速シリアルチャネルを使用することで、メモリを最大20ミリメートル離して配置できる。これにより、パッケージング面積が拡大し、チップあたりの基板材料が増加する。有機基板を通した32 Gbpsの信号伝送には、より高い電気的複雑性が必要となるため、20~28層の高密度ABF基板や将来のガラス基板の採用が促進される。

免責事項:本ページの情報には第三者提供の内容が含まれる場合があり、参考目的のみで提供されています。これらはGateの見解や意見を示すものではなく、金融、投資、または法律上の助言を構成するものでもありません。暗号資産取引には高いリスクが伴います。意思決定を行う際には、本ページの情報のみに依存しないでください。詳細については、免責事項をご確認ください。
コメント
0/400
コメントなし