NVIDIAは、暫定的にTSMCのCOUPE（Compact Universal Photonic Engine）向けの光学パッケージング（共封装光学）ソリューションを見送り、Tower Semiconductorのシリコンフォトニクス・プラットフォームへ切り替えることを決定しました。Irrational Analysisのエンジニアリング分析によると、NVIDIAがPlan Bを起動した主な理由は、TSMCの窒化チタン（TiN）PDK開発の遅延と、二次元（2D）回折格子結合器の開発が見込みどおりに進まなかったことです。
Plan A終了：TSMC COUPEはSiN PDKの遅延と2D回折格子結合器の失敗に直面
Irrational Analysisのエンジニアリング分析によると、TSMC COUPEプラットフォームが抱える2つの重要な技術的ボトルネックは以下のとおりです。
窒化チタン（SiN）PDK開発の遅延：TSMCのシリコンフォトニクス・プロセス設計キット（PDK）の提供が遅れ、後工程の顧客における回路設計のスケジュールに直接影響します。SiN PDKの遅延は、NVIDIAだけでなく複数のAIチップ設計会社がTSMCのシリコンフォトニクス・プロセスを評価する際にも波及し、下流の設計スケジュールも同時に遅れます。
二次元（2D）回折格子結合器の失敗：高密度2D回折格子結合器の開発が仕様を満たせず、光信号の結合効率に直接影響し、その結果COUPE計画の進捗が遅れます。
TSMCのCOUPEプラットフォームは、その汎用フォトニックエンジン・プラットフォームであり、光学部品をトランジスタのように標準化し、互換性を持たせることを目標としています。CPO技術ではレーザを交換用チップの隣に直接パッケージングするため、光信号の伝送距離を大幅に短縮し、消費電力と信号損失を低減できます。
Plan Bへの切り替え：Tower SemiconductorのNPOアーキテクチャに関する技術仕様と性能面の代償
Irrational Analysisの分析によると、NVIDIAが切り替えるTower SemiconductorのNPOアーキテクチャの技術仕様は以下のとおりです：200G/400G PAM4調変（従来の50-64G NRZに代わる）；16波長DWDM（Plan Aの8波長の倍で、NPOの帯域効率が低い問題を補うため）；より強力なイコライザ（EQ）とドライバ（NPOの電気的チャネルが長く反射も多いため、バンプ容量が鍵となる）。
しかし、Towerの方案には2つの代償もあります。チャネル密度が低い（同等の帯域幅を得るには、より多くの波長が必要）こと、そして消費電力効率が悪いこと（回折格子レーザの必要電力と雑音要求が指数関数的に増加し、SNRの要求が高まるため、レーザの負担が重くなる）です。
よくある質問
NVIDIAはなぜTSMCのCOUPE方案を見送り、Tower Semiconductorに切り替えたのですか？
Irrational Analysisのエンジニアリング分析によれば、主な理由は2つの技術的ボトルネックです。TSMCの窒化チタン（SiN）PDK開発の遅延と、二次元（2D）回折格子結合器の開発が仕様を満たさなかったことです。これらの問題はNVIDIAの次世代ネットワークアーキテクチャのスケジュールに直接影響し、NVIDIAは代替案（Plan B）を起動してTower SemiconductorのNPOアーキテクチャへ移行せざるを得なくなりました。
Tower Semiconductorのシリコンフォトニクス技術の背景は何ですか？
報道によると、Tower Semiconductorはインフィニオン（Infineon）傘下の半導体受託製造（ファウンドリ）企業であり、同社のシリコンフォトニクス技術はドイツで長年培われた光電集積回路の研究開発に由来します。特にDatacomとTelecomの分野で量産の実績があるとのことです。NVIDIAがTowerに切り替えたことは、シリコンフォトニクスの競争がTSMCだけに独占されているわけではないことを示しています。
TSMC COUPEのSiN PDK遅延は業界にどのような広範な影響がありますか？
報道によると、TSMC COUPEプラットフォームはNVIDIAだけが使用しているのではなく、複数のAIチップ設計会社もTSMCのシリコンフォトニクス・プロセスを評価しています。SiN PDKの遅延は、下流の設計スケジュールの遅れを意味し、その影響範囲はNVIDIAだけにとどまりません。具体的な開発進捗についてはTSMCの公式発表を待つ必要があります。
