三星将采用 2nm 工艺应用于 HBM5 AI 内存,比 HBM4E 快 50%

据《朝鲜日报》报道,7月27日,三星电子宣布计划在其第八代高带宽存储器(HBM5)的基础芯片上采用2纳米工艺。该公司表示,HBM5的数据处理速度将比当前HBM4E芯片快超过50%,将采用2nm环绕栅(Gate-All-Around)基础芯片,并通过改进的穿通硅通孔(TSVs)提升速度与功耗效率。
免责声明:本页面信息可能来自第三方,仅供参考,不代表 Gate 的观点或意见,亦不构成任何财务、投资或法律建议。数字资产交易风险较高,请勿仅依赖本页面信息作出决策。具体内容详见声明
评论
0/400
暂无评论