La demora de TSMC en el PDK SiN COUPE y Nvidia se orienta temporalmente hacia Tower Semiconductor

NVIDIA ya ha decidido abandonar temporalmente el plan de empaquetado óptico con COUPE (Compact Universal Photonic Engine) de TSMC y, en su lugar, utilizar la plataforma de fotónica de silicio de Tower Semiconductor; según el análisis de ingeniería de Irrational Analysis, el principal motivo por el que NVIDIA activa el Plan B es el retraso en el desarrollo del PDK de nitruro de titanio de TSMC y que el desarrollo del acoplador de rejilla óptica bidimensional no alcanzó las expectativas.

Salida del Plan A: el COUPE de TSMC se topa con retrasos del SiN PDK y errores del acoplador de rejilla 2D

Según el análisis de ingeniería de Irrational Analysis, las dos principales limitaciones técnicas a las que se enfrenta la plataforma COUPE de TSMC son las siguientes:

Retraso en el desarrollo del SiN PDK: el lanzamiento tardío del kit de diseño del conjunto de procesos para fotónica de silicio (PDK) de TSMC afecta directamente los plazos de diseño de los circuitos de los clientes posteriores; el retraso del SiN PDK no solo impacta a NVIDIA, también varias empresas de diseño de chips de IA evalúan el proceso de fotónica de silicio de TSMC, por lo que los cronogramas de diseño del eslabón inferior se posponen al mismo tiempo.

Fallos en el acoplador de rejilla 2D: el desarrollo de acopladores de rejilla óptica 2D de alta densidad no cumple las especificaciones, lo que afecta directamente la eficiencia de acoplamiento de las señales ópticas y provoca que el avance de la solución COUPE se estanque.

La plataforma COUPE de TSMC es su plataforma de motor fotónico universal, con el objetivo de estandarizar y hacer intercambiables los componentes ópticos como si fueran transistores; la tecnología CPO empaqueta el láser directamente junto al chip conmutador, lo que acorta considerablemente la distancia de transmisión de las señales ópticas, reduce el consumo de energía y la pérdida de señal.

Entra el Plan B: especificaciones técnicas y costo de rendimiento de la arquitectura NPO de Tower Semiconductor

Según el análisis de Irrational Analysis, las especificaciones técnicas de la arquitectura NPO de Tower Semiconductor a las que se desplaza NVIDIA son las siguientes: modulación PAM4 de 200G/400G (en sustitución de la NRZ original de 50-64G); 16 longitudes de onda DWDM (el doble de las 8 longitudes de onda del Plan A, para compensar el problema de menor eficiencia de ancho de banda de NPO); ecualizadores (EQ) y controladores (drivers) más potentes (dado que los canales eléctricos de NPO son más largos y hay más reflexiones, el factor clave es la capacitancia del bump).

Sin embargo, la solución de Tower también tiene dos costos: menor densidad de canales (se necesitan más longitudes de onda para alcanzar el mismo ancho de banda) y peor eficiencia de consumo de energía (la potencia y los requisitos de ruido del láser de rejilla aumentan de forma exponencial, se eleva el requisito de SNR y se incrementa la carga sobre el láser).

Preguntas frecuentes

¿Por qué NVIDIA abandona la solución COUPE de TSMC y se mueve hacia Tower Semiconductor?

Según el análisis de ingeniería de Irrational Analysis, la causa principal son dos cuellos de botella técnicos: el retraso en el desarrollo del SiN PDK de TSMC y el hecho de que el desarrollo del acoplador de rejilla bidimensional no alcanzó las especificaciones. Estos dos problemas afectan directamente el cronograma de la próxima arquitectura de red de NVIDIA, obligándola a activar una solución alternativa (Plan B) y cambiar a la arquitectura NPO de Tower Semiconductor.

¿Cuál es el trasfondo tecnológico de la fotónica de silicio de Tower Semiconductor?

Según reportes, Tower Semiconductor es el fabricante de semiconductores bajo la filial de Infineon, y su tecnología de fotónica de silicio proviene de años de investigación y desarrollo en circuitos integrados optoelectrónicos en Alemania, con especial experiencia madura en producción en serie en los ámbitos de Datacom y Telecom. El cambio de NVIDIA hacia Tower muestra que el enfoque de fotónica de silicio no está monopolizado por TSMC.

¿Qué impacto más amplio tiene el retraso del SiN PDK del COUPE de TSMC en la industria?

Según reportes, la plataforma COUPE de TSMC no solo es usada por NVIDIA; múltiples empresas de diseño de chips de IA también evalúan el proceso de fotónica de silicio de TSMC. El retraso del SiN PDK significa que los cronogramas de diseño del eslabón inferior se posponen en sincronía, y el impacto supera a una sola empresa, la de NVIDIA. El progreso de desarrollo específico está sujeto a los anuncios oficiales de TSMC.